正文

什么是上拉下拉

發(fā)布時間：2023-04-08 09:37:58 稿源：創(chuàng)意嶺閱讀： 109

大家好！今天讓創(chuàng)意嶺的小編來大家介紹下關(guān)于什么是上拉下拉的問題，以下是小編對此問題的歸納整理，讓我們一起來看看吧。

開始之前先推薦一個非常厲害的Ai人工智能工具，一鍵生成原創(chuàng)文章、方案、文案、工作計劃、工作報告、論文、代碼、作文、做題和對話答疑等等

只需要輸入關(guān)鍵詞，就能返回你想要的內(nèi)容，越精準(zhǔn)，寫出的就越詳細，有微信小程序端、在線網(wǎng)頁版、PC客戶端

官網(wǎng)：https://ai.de1919.com。

創(chuàng)意嶺作為行業(yè)內(nèi)優(yōu)秀的企業(yè)，服務(wù)客戶遍布全球各地，如需了解SEO相關(guān)業(yè)務(wù)請撥打電話175-8598-2043，或添加微信：1454722008

本文目錄:

1、app上拉框和下拉框的區(qū)別
2、什么是電平上拉下拉？
3、什么叫上拉電阻，下拉電阻，有什么作用？何時采用
4、什么是上拉和下拉電阻、作用及選型

什么是上拉下拉

一、app上拉框和下拉框的區(qū)別

下拉刷新、上拉加載。

1、下拉框就是在網(wǎng)頁或者app搜索某個關(guān)鍵詞的時候，會出現(xiàn)一個下拉方框。

2、上拉是指頁面到達頂部是加載后面的數(shù)據(jù)。

二、什么是電平上拉下拉？

這個屬于硬件問題。

數(shù)字電路有三種狀態(tài)：高電平、低電平、高阻狀態(tài)。

有些應(yīng)用場合不希望出現(xiàn)高阻狀態(tài)，可以通過上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)。

對于懸空的引腳，由于它在IC內(nèi)部沒有接電阻，引腳上的電平是虛的。所以測得的是高電平。

一般使用 1k ~ 10k 1/10W 的電阻就夠了。

需要用到上拉電阻和下拉電阻的情況還蠻多的，畫圖比較麻煩。

上拉電阻：就是從電源高電平引出的電阻接到輸出

1，如果電平用OC(集電極開路，TTL)或OD(漏極開路，COMS)輸出，那么不用上拉電阻是不能工作的，這個很容易理解，管子沒有電源就不能輸出高電平了。

2，如果輸出電流比較大，輸出的電平就會降低（電路中已經(jīng)有了一個上拉電阻，但是電阻太大，壓降太高），就可以用上拉電阻提供電流分量，把電平“拉高”。（就是并一個電阻在IC內(nèi)部的上拉電阻上，讓它的壓降小一點）。當(dāng)然管子按需要該工作在線性范圍的上拉電阻不能太小。當(dāng)然也會用這個方式來實現(xiàn)門電路電平的匹配。

需要注意的是，上拉電阻太大會引起輸出電平的延遲。（RC延時）

一般CMOS門電路輸出不能給它懸空，都是接上拉電阻設(shè)定成高電平。

下拉電阻：和上拉電阻的原理差不多，只是拉到GND去而已。那樣電平就會被拉低。下拉電阻一般用于設(shè)定低電平或者是阻抗匹配(抗回波干擾)。

三、什么叫上拉電阻，下拉電阻，有什么作用？何時采用

上拉電阻是直接接在電源上，接二極管的時候電阻末端是高電平，下拉電阻是直接接到地上，接二極管的時候電阻末端是低電平。

左邊的是上拉電阻示意圖，右邊的是下拉電阻示意圖，換句換說，上拉電阻在開關(guān)S1斷開情況下，C1點提供的是高電平，當(dāng)S1閉合時，C1點提供低電平，下拉電阻在開關(guān)S2斷開情況下在C2點提供的是低電平，當(dāng)開關(guān)S2閉合時，在C2點提供高電平。

根據(jù)這兩種特性可以在不同器件選用，比如共陰共陽數(shù)碼管驅(qū)動，單片機IO引腳等靈活使用。當(dāng)然要注意在下拉電阻使用時，在output2的位置一定要加限流電阻，否則會引起D2線路電流過大，類似短路。

當(dāng)TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

什么是上拉下拉

擴展資料：

提高芯片輸入信號的噪聲容限：輸入端如果是高阻狀態(tài)，或者高阻抗輸入端處于懸空狀態(tài)，此時需要加上拉或下拉，以免收到隨機電平而影響電路工作。同樣如果輸出端處于被動狀態(tài)，需要加上拉或下拉，如輸出端僅僅是一個三極管的集電極。從而提高芯片輸入信號的噪聲容限增強抗干擾能力。

原則和上拉電阻是一樣的，下拉電阻的選擇應(yīng)結(jié)合開關(guān)管特性和下級電路的輸入特性進行設(shè)定，主要需要考慮以下幾個因素：

1．驅(qū)動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅(qū)動能力越強，但功耗越大，設(shè)計時應(yīng)注意兩者之間的均衡。

2．下級電路的驅(qū)動需求。同樣以上拉電阻為例，當(dāng)輸出高電平時，開關(guān)管斷開，上拉電阻應(yīng)適當(dāng)選擇以能夠向下級電路提供足夠的電流。

3．高低電平的設(shè)定。不同電路的高低電平的門檻電平會有不同，電阻應(yīng)適當(dāng)設(shè)定以確保能輸出正確的電平。以上拉電阻為例，當(dāng)輸出低電平時，開關(guān)管導(dǎo)通，上拉電阻和開關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門檻之下。

參考資料來源：百度百科——下拉電阻

四、什么是上拉和下拉電阻、作用及選型

電阻">上拉電阻是指：將某電位點采用電阻與電源VDD相連的電阻。比如，LM339比較器的輸出端在輸出高電平時，輸出端是懸空的（集電極輸出），采用上拉電阻可以將電源電壓通過該電阻向負載輸出電流，而輸出端低電平時，輸出端對地短接。下拉電阻就是在某電位點用電阻與地相連的電阻。如果某電位點有下拉和上拉電阻就組成了分壓電路，此時，電阻又叫分壓電阻。作用 1、當(dāng)TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。 2、OC門電路必須加上拉電阻，以提高輸出的高電平值。 3、為加大輸出引腳的驅(qū)動能力，有的單片機管腳上也常使用上拉電阻。 4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。 5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。 6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。 7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。上拉電阻阻值的選擇原則包括: 1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。 2、從確保足夠的驅(qū)動電流考慮應(yīng)當(dāng)足夠小；電阻小，電流大。 3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理

以上就是關(guān)于什么是上拉下拉相關(guān)問題的回答。希望能幫到你，如有更多相關(guān)問題，您也可以聯(lián)系我們的客服進行咨詢，客服也會為您講解更多精彩的知識和內(nèi)容。